信號(hào)完整性問題是目前高速數(shù)字系統(tǒng)設(shè)計(jì)領(lǐng)域面臨的研究課題。在設(shè)計(jì)方法、設(shè)計(jì)工具，乃至設(shè)計(jì)隊(duì)伍的構(gòu)成和協(xié)作上，以及設(shè)計(jì)人員的思路，都需要不斷地改進(jìn)，確保系統(tǒng)正常工作是所有工程技術(shù)人員所要達(dá)到的最終目的。

高速PCB的信號(hào)完整性問題主要包括信號(hào)反射、串?dāng)_、信號(hào)延遲和時(shí)序錯(cuò)誤。

　　· 反射：信號(hào)在傳輸線上傳輸時(shí)，當(dāng)高速PCB上傳輸線的特征阻抗與信號(hào)的源端阻抗 或負(fù)載阻抗不匹配時(shí)，信號(hào)會(huì)發(fā)生反射，使信號(hào)波形出現(xiàn)過沖、下沖和由此導(dǎo)致的振鈴現(xiàn)象。過沖(Overshoot)是指信號(hào)跳變的第一個(gè)峰值(或谷值)，它是在電源電平之上或參考地電平之下的額外電壓效應(yīng)；下沖(Undershoot)是指信號(hào)跳變的下一 個(gè)谷值(或峰值)。過大的過沖電壓經(jīng)常長(zhǎng)期性地沖擊會(huì)造成器件的損壞，下沖會(huì)降

　　低噪聲容限，振鈴增加了信號(hào)穩(wěn)定所需要的時(shí)間，從而影響到系統(tǒng)時(shí)序。

　　· 串?dāng)_：在PCB中，串?dāng)_是指當(dāng)信號(hào)在傳輸線上傳播時(shí)，因電磁能量通過互容和互感耦合對(duì)相鄰的傳輸線產(chǎn)生的不期望的噪聲干擾，它是由不同結(jié)構(gòu)引起的電磁場(chǎng)在同一區(qū)域里的相互作用而產(chǎn)生的?；ト菀l(fā)耦合電流，稱為容性串?dāng)_；而互感引發(fā)耦合電壓，稱為感性串?dāng)_。在PCB上，串?dāng)_與PCB設(shè)計(jì)走線長(zhǎng)度、信號(hào)線間距，以及參考地平面的狀況等有關(guān)。

　　· 信號(hào)延遲和時(shí)序錯(cuò)誤：信號(hào)在PCB的導(dǎo)線上以有限的速度傳輸，信號(hào)從驅(qū)動(dòng)端發(fā)出到達(dá)接收端，其間存在一個(gè)傳輸延遲。過多的信號(hào)延遲或者信號(hào)延遲不匹配可能導(dǎo)致時(shí)序錯(cuò)誤和邏輯器件功能混亂。

　　基于信號(hào)完整性分析的高速數(shù)字系統(tǒng)設(shè)計(jì)分析不僅能夠有效地提高產(chǎn)品的性能，而且可以縮短產(chǎn)品開發(fā)周期，降低開發(fā)成本。在數(shù)字系統(tǒng)向高速、高密度方向發(fā)展的情況下，掌握這一設(shè)計(jì)利器己十分迫切和必要。在信號(hào)完整性分析的模型及計(jì)算分析算法的不斷完善和提高上，利用信號(hào)完整性進(jìn)行計(jì)算機(jī)設(shè)計(jì)與分析的數(shù)字系統(tǒng)設(shè)計(jì)方法將會(huì)得到很廣泛、很全面的應(yīng)用。