著眼全球關(guān)注綠色能源的開發(fā), 能源效率大幅提升能幫助降低電源的損耗, 集成功率芯片在電源管理中扮演一個(gè)提升效率的重要角色, 它幫助電源設(shè)計(jì)降低整體的成本、開關(guān)損耗與改善E M I性能以達(dá)到/輕薄短小0 的目標(biāo)。
對于目前的電源系統(tǒng)來說, 如何能從目前低于0 .3W的待機(jī)功耗降低到30 mw。首先可以分析一個(gè)傳統(tǒng)反激式電源架構(gòu)的每個(gè)器件, 在待機(jī)時(shí)主要的損耗來源, 如圖1為4OW 的電路圖, 其中此電路的在230Vac的待機(jī)功耗為110mW , 圖2為待機(jī)損耗的分析結(jié)果。
如圖2看出, 主要的待機(jī)功耗可以分為五種:
l、啟動電阻的損耗(56% ): 為了使PWMIC在電源啟動時(shí)能獲得適時(shí)的啟動, 通常會有啟動電路設(shè)置, 即在PWMIC 獲得啟動電壓之后, 啟動電路便失去作用。但實(shí)際上, 啟動電阻上的電壓卻不少, 占待機(jī)功耗的不少比例, 如何能用高壓啟動線路減少這類的損耗是PWMIC 所需的功能之一。
2、EMI 濾波電容放電電阻(15% ): 為了快速釋放EMI濾波電容上的電壓, 在大功率電源設(shè)計(jì)上都會增加并聯(lián)的放電電阻, 但若針對小功率電源設(shè)計(jì), 此濾波電容放電電阻可以不采用。
3、主環(huán)路的開關(guān)組件損耗(13 % ): 為了使輸出電壓為穩(wěn)定的電壓, PWMIC必須控制主開關(guān)的占空比與開關(guān)頻率, 但在待機(jī)時(shí)為了降低主開關(guān)MOSFET 、變壓器、次級輸出整流二極管, 輸
出假負(fù)載的損耗, 因此PWMIC也在待機(jī)時(shí)適時(shí)地降低占空比與開關(guān)頻率。因此如何設(shè)計(jì)在待機(jī)時(shí)的PWM 信號也是PWMIC 所需的功能之一。
4、PWMIC的待機(jī)消耗(9 % ): 在待機(jī)時(shí)為了使PWMIC維持正常的工作, 在線路上必須設(shè)計(jì)合適的輔助供電, 如何使PWMIC在待機(jī)時(shí)以較低的電壓和工作電流運(yùn)行, 以降低PWMIC的待機(jī)功耗, 這也是PW M IC 未來所需的功能之一。
5、 次級反饋電路的待機(jī)功耗(4 % ): 為了偵測次級的信號, 次級反饋回路需要一個(gè)合適的分壓電阻網(wǎng)絡(luò), 它的損耗占了約4% 的待機(jī)功耗, 若考慮一個(gè)低瓦數(shù)的應(yīng)用, 采用初級偵測的方式,此部分的待機(jī)功耗也可以減少。
從上述的五點(diǎn)中, 其中有四點(diǎn)挑戰(zhàn)是可以藉由電源芯片的功能來提升, 因此通過電源芯片的控制技術(shù)使整體效能提升、成本降低之外也降低待機(jī)功耗, 為綠色能源提供一個(gè)新的方向。
實(shí)際設(shè)計(jì)的一個(gè)3 .5W的手機(jī)充電器, 輸出規(guī)格的定義為5V/0.7A。 電源控制芯片采用飛兆半導(dǎo)體的FSEZ1317 , 此電源芯片在手機(jī)充電器的應(yīng)用中提供極低的待機(jī)功耗, 這是由于內(nèi)置50 v 的高壓啟動電路, 在電源IC 達(dá)到啟動電壓之后, 此電路即為開路的狀態(tài), 以降低啟動線路的功耗; 為了降低待機(jī)功耗, 綠色功能模塊通過關(guān)斷時(shí)間調(diào)制在輕載的時(shí)候線性降低開關(guān)頻率, 在空載的時(shí)候降至370Hz的最低頻率, 同時(shí)減少內(nèi)部所需的工作電流與電壓的范圍, 利用以上的新技術(shù)可以輕易滿足絕大部分功耗要求。
除此之外, 嶄新的核心技術(shù)采用初級端調(diào)節(jié)控制方法(PSR) , 利用偵測輔助繞組上的電壓波形, 達(dá)到控制輸出端為恒定電壓與恒定電流,因此不僅可以大幅的減少次級的反饋線路也減少次級端的功耗以及所需的成本。芯片包裝更采用SOP8 的包裝與內(nèi)建700V的高壓MOSFET , 因此可以省掉MOSFET 的走線, 更可以減少零件數(shù)量,節(jié)省空間。
自動恢復(fù)的保護(hù)功能包含輸出短路保護(hù)(OSP)、VDD過電壓保護(hù)(OVP)與過熱保護(hù)(OTP) 等。 一個(gè)內(nèi)建的Frequency Hopping功能更進(jìn)一步改善EMI的性能;此外, IC 還具有線損補(bǔ)償功能, 根據(jù)輸出電流補(bǔ)償輸出線的壓降來改善負(fù)載調(diào)整率。如圖3為FSEZ1317的375W 線路圖。
如圖4 為在不同交流輸入電壓中的待機(jī)功耗, 由圖中可知即便是在264Vac的電壓輸入, 待機(jī)功耗仍然可以低于30mw , 滿足最新低待機(jī)功耗手機(jī)電源規(guī)范中的最好的五星等級要求。從圖5的輸出電壓電流曲線中, 可以看出在通用交流電壓的輸人之下, 輸出端的恒定電壓調(diào)節(jié)率可以達(dá)到1.38%;而當(dāng)返回電壓(fold一back voltage)為1.5V時(shí), 輸出端的恒定電流調(diào)節(jié)率可以達(dá)到3 .6% , 其中在恒電流的范圍中的輸出電壓是藉由5V-24V VDD的電壓控制且在輸出電壓越來越低時(shí)仍然可以穩(wěn)定恒定輸出電流。如圖6可示, 平均效率可以達(dá)到7 1.6 1% @ 115V 與70刀l% @ 2 30V , 可以輕易符合/ 能源之星0 2 .0 等級五的能源規(guī)范(平均效率為65.5% 的規(guī)范), 為大量生產(chǎn)的偏差提供足夠的裕度。
本文介紹的內(nèi)置高壓啟動電路與降低空載時(shí)開關(guān)頻率的低待機(jī)功耗電源芯片, 通過新穎的初級端反饋控制技術(shù)減少二次側(cè)反饋回路的損耗。相比之下, 傳統(tǒng)的自激式轉(zhuǎn)換器(Ringing Choke Converter,RCC )方案, 不僅零件多、成本高, 且設(shè)計(jì)復(fù)雜與制造困難, 漸漸的不能符合現(xiàn)今的電源規(guī)范。飛兆半導(dǎo)體的集成電源芯片F(xiàn)SEZ1317 方案減少了元件數(shù)目, 降低成本和簡化了設(shè)計(jì), 將會是低待機(jī)功耗、高效率充電器應(yīng)用的理想解決方案。
待機(jī)功耗的來源分析與低待機(jī)功耗的解決方案