著眼全球關注綠色能源的開發(fā), 能源效率大幅提升能幫助降低電源的損耗, 集成功率芯片在電源管理中扮演一個提升效率的重要角色, 它幫助電源設計降低整體的成本、開關損耗與改善E M I性能以達到/輕薄短小0 的目標。
　　
　　對于目前的電源系統(tǒng)來說, 如何能從目前低于0 .3W的待機功耗降低到30 mw。首先可以分析一個傳統(tǒng)反激式電源架構的每個器件, 在待機時主要的損耗來源, 如圖1為4OW 的電路圖, 其中此電路的在230Vac的待機功耗為110mW , 圖2為待機損耗的分析結果。
　　如圖2看出, 主要的待機功耗可以分為五種:

　　l、啟動電阻的損耗(56% ): 為了使PWMIC在電源啟動時能獲得適時的啟動, 通常會有啟動電路設置, 即在PWMIC 獲得啟動電壓之后, 啟動電路便失去作用。但實際上, 啟動電阻上的電壓卻不少, 占待機功耗的不少比例， 如何能用高壓啟動線路減少這類的損耗是PWMIC 所需的功能之一。

　　2、EMI 濾波電容放電電阻(15% ): 為了快速釋放EMI濾波電容上的電壓, 在大功率電源設計上都會增加并聯(lián)的放電電阻, 但若針對小功率電源設計, 此濾波電容放電電阻可以不采用。

　　3、主環(huán)路的開關組件損耗(13 % ): 為了使輸出電壓為穩(wěn)定的電壓, PWMIC必須控制主開關的占空比與開關頻率, 但在待機時為了降低主開關MOSFET 、變壓器、次級輸出整流二極管, 輸

　　出假負載的損耗, 因此PWMIC也在待機時適時地降低占空比與開關頻率。因此如何設計在待機時的PWM 信號也是PWMIC 所需的功能之一。

　　4、PWMIC的待機消耗(9 % ): 在待機時為了使PWMIC維持正常的工作, 在線路上必須設計合適的輔助供電, 如何使PWMIC在待機時以較低的電壓和工作電流運行, 以降低PWMIC的待機功耗, 這也是PW M IC 未來所需的功能之一。

　　5、 次級反饋電路的待機功耗(4 % ): 為了偵測次級的信號, 次級反饋回路需要一個合適的分壓電阻網(wǎng)絡, 它的損耗占了約4% 的待機功耗, 若考慮一個低瓦數(shù)的應用, 采用初級偵測的方式,此部分的待機功耗也可以減少。

　　從上述的五點中, 其中有四點挑戰(zhàn)是可以藉由電源芯片的功能來提升, 因此通過電源芯片的控制技術使整體效能提升、成本降低之外也降低待機功耗, 為綠色能源提供一個新的方向。

　　實際設計的一個3 .5W的手機充電器, 輸出規(guī)格的定義為5V/0.7A。 電源控制芯片采用飛兆半導體的FSEZ1317 , 此電源芯片在手機充電器的應用中提供極低的待機功耗, 這是由于內置50 v 的高壓啟動電路, 在電源IC 達到啟動電壓之后, 此電路即為開路的狀態(tài), 以降低啟動線路的功耗; 為了降低待機功耗, 綠色功能模塊通過關斷時間調制在輕載的時候線性降低開關頻率, 在空載的時候降至370Hz的最低頻率, 同時減少內部所需的工作電流與電壓的范圍, 利用以上的新技術可以輕易滿足絕大部分功耗要求。

　　除此之外, 嶄新的核心技術采用初級端調節(jié)控制方法(PSR) , 利用偵測輔助繞組上的電壓波形, 達到控制輸出端為恒定電壓與恒定電流,因此不僅可以大幅的減少次級的反饋線路也減少次級端的功耗以及所需的成本。芯片包裝更采用SOP8 的包裝與內建700V的高壓MOSFET , 因此可以省掉MOSFET 的走線, 更可以減少零件數(shù)量,節(jié)省空間。
　　自動恢復的保護功能包含輸出短路保護(OSP)、VDD過電壓保護(OVP)與過熱保護(OTP) 等。 一個內建的Frequency Hopping功能更進一步改善EMI的性能；此外, IC 還具有線損補償功能, 根據(jù)輸出電流補償輸出線的壓降來改善負載調整率。如圖3為FSEZ1317的375W 線路圖。

　　如圖4 為在不同交流輸入電壓中的待機功耗, 由圖中可知即便是在264Vac的電壓輸入, 待機功耗仍然可以低于30mw , 滿足最新低待機功耗手機電源規(guī)范中的最好的五星等級要求。從圖5的輸出電壓電流曲線中, 可以看出在通用交流電壓的輸人之下, 輸出端的恒定電壓調節(jié)率可以達到1.38%；而當返回電壓(fold一back voltage)為1.5V時, 輸出端的恒定電流調節(jié)率可以達到3 .6% , 其中在恒電流的范圍中的輸出電壓是藉由5V-24V VDD的電壓控制且在輸出電壓越來越低時仍然可以穩(wěn)定恒定輸出電流。如圖6可示, 平均效率可以達到7 1.6 1% @ 115V 與70刀l% @ 2 30V , 可以輕易符合/ 能源之星0 2 .0 等級五的能源規(guī)范(平均效率為65.5% 的規(guī)范), 為大量生產的偏差提供足夠的裕度。
本文介紹的內置高壓啟動電路與降低空載時開關頻率的低待機功耗電源芯片, 通過新穎的初級端反饋控制技術減少二次側反饋回路的損耗。相比之下, 傳統(tǒng)的自激式轉換器(Ringing Choke  Converter，RCC ）方案, 不僅零件多、成本高, 且設計復雜與制造困難, 漸漸的不能符合現(xiàn)今的電源規(guī)范。飛兆半導體的集成電源芯片F(xiàn)SEZ1317 方案減少了元件數(shù)目, 降低成本和簡化了設計, 將會是低待機功耗、高效率充電器應用的理想解決方案。
待機功耗的來源分析與低待機功耗的解決方案