此類問題是我們?cè)?a href="http://feishiyang.cn">PCB抄板中常常碰見的，設(shè)計(jì)者要留意。
一、字符的亂放
　　1、字符蓋焊盤SMD焊片，給印制板的通斷測(cè)試及元件的焊接帶來不方便。
　　2、字符設(shè)計(jì)的太小，形成絲網(wǎng)印刷的堅(jiān)苦，太大會(huì)使字符互相堆疊，難以分辯。
　　二、加工條理界說不明白
　　1、單面板設(shè)計(jì)在TOP層，如不加闡明正反做，也許制出來的板子裝上器件而欠好焊接。
　　2、例如一個(gè)四層板設(shè)計(jì)時(shí)采用TOP mid1、mid2 bottom四層，但加工時(shí)不是按如許的挨次放置，這就要求闡明。
　　三、焊盤的堆疊
　　1、焊盤（除外表貼焊盤外）的堆疊，意味孔的堆疊，在鉆孔工序會(huì)由于在一處屢次鉆孔招致斷鉆頭，招致孔的毀傷。
　　2、多層板中兩個(gè)孔堆疊，如一個(gè)孔位為隔離盤，另一孔位為銜接盤（花焊盤），如許繪出底片后表現(xiàn)為隔離盤，形成的報(bào)廢。
　　四、單面焊盤孔徑的設(shè)置
　　1、單面焊盤普通不鉆孔，若鉆孔需標(biāo)注，其孔徑應(yīng)設(shè)計(jì)為零。假如設(shè)計(jì)了數(shù)值，如許在發(fā)生鉆孔數(shù)據(jù)時(shí)，此地位就呈現(xiàn)了孔的座標(biāo)，而呈現(xiàn)問題。
　　2、單面焊盤如鉆孔應(yīng)非凡標(biāo)注。
　　五、用填充塊畫焊盤
　　用填充塊畫焊盤在設(shè)計(jì)線路時(shí)可以經(jīng)過DRC反省，但關(guān)于加工是不可的，因而類焊盤不克不及直接生成阻焊數(shù)據(jù)，在上阻焊劑時(shí)，該填充塊區(qū)域?qū)⒈蛔韬竸┭谏w，招致器件焊裝堅(jiān)苦。
　　六、電地層又是花焊盤又是連線
　　由于設(shè)計(jì)成花焊盤方法的電源，地層與實(shí)踐印制板上的圖像是相反的，一切的連線都是隔離線，這一點(diǎn)設(shè)計(jì)者應(yīng)十分清晰。 這里趁便說一下，畫幾組電源或幾種地的隔離線時(shí)應(yīng)小心，不克不及留下缺口，使兩組電源短路，也不克不及形成該銜接的區(qū)域封鎖（使一組電源被分隔）。
　　七、圖形層的濫用
　　1、在一些圖形層上做了一些無用的連線，原本是四層板卻設(shè)計(jì)了五層以上的線路，使形成曲解。
　　2、設(shè)計(jì)時(shí)圖省事，以Protel軟件為例對(duì)各層都有的線用Board層去畫，又用Board層去劃標(biāo)注線，這樣在進(jìn)行光繪數(shù)據(jù)時(shí)，由于未選Board層，漏失落連線而斷路，或許會(huì)由于選擇Board層的標(biāo)注線而短路，因此設(shè)計(jì)時(shí)堅(jiān)持圖形層的完好和明晰。
　　3、違背慣例性設(shè)計(jì)，如元件面設(shè)計(jì)在Bottom層，焊接面設(shè)計(jì)在Top，形成不方便。
　　八、設(shè)計(jì)中的填充塊太多或填充塊用極細(xì)的線填充
　　1、發(fā)生光繪數(shù)據(jù)有喪失的景象，光繪數(shù)據(jù)不完全。
　　2、因填充塊在光繪數(shù)據(jù)處置時(shí)是用線一條一條去畫的，因而發(fā)生的光繪數(shù)據(jù)量相當(dāng)大，添加了數(shù)據(jù)處置的難度。
　　九、外表貼裝器件焊盤太短
　　這是對(duì)通斷測(cè)試而言的，關(guān)于太密的外表貼裝器件，其兩腳之間的間距相當(dāng)小，焊盤也相當(dāng)細(xì)，裝置測(cè)試針，必需上下（左右）交織地位，如焊盤設(shè)計(jì)的太短，固然不影響器件裝置，但會(huì)使測(cè)試針錯(cuò)不開位。
　　十、大面積網(wǎng)格的間距太小
　　構(gòu)成大面積網(wǎng)格線同線之間的邊緣太?。ㄐ∮?.3mm），在印制板制造進(jìn)程中，圖轉(zhuǎn)工序在顯完影之后輕易發(fā)生良多碎膜附著在板子上，形成斷線。
　　十一、大面積銅箔距外框的間隔太近
　　大面積銅箔距外框應(yīng)至少包管0.2mm以上的間距，因在銑外形時(shí)如銑到銅箔上輕易形成銅箔起翹及由其惹起的阻焊劑零落問題。
　　十二、外形邊框設(shè)計(jì)的不明白
　　有的客戶在Keep layer、Board layer、Top over layer等都設(shè)計(jì)了外形線且這些外形線不重合，造成pcb出產(chǎn)廠家很難判別以哪條外形線為準(zhǔn)。
　　十三、圖形設(shè)計(jì)不平均
　　在進(jìn)行圖形電鍍時(shí)形成鍍層不平均，影響質(zhì)量。
　　十四 鋪銅面積過大時(shí)使用網(wǎng)格線,防止SMT時(shí)起泡.