耐斯迪芯片解密中心提供GAL20RA10芯片解密服務(wù)。
•高性能E2CMOS®技術(shù)
- 7.5 ns的最大傳播延遲
- 的Fmax = 83.3兆赫
- 9 ns最大時鐘輸入到數(shù)據(jù)輸出
- TTL兼容8 mA輸出
- UltraMOS®先進(jìn)的CMOS技術(shù)
•從雙極功率減少50％至75％
- 75毫安典型的Icc
•有效的上拉所有引腳上的UPS
•E2電池技術(shù)
- 可重構(gòu)邏輯
- 可重編程細(xì)胞
- 100％Tested/100％的產(chǎn)量
- 高速電擦除（<100毫秒）
- 20年的數(shù)據(jù)保留
•吉田輸出邏輯宏單元
- 獨立的可編程時鐘
- 獨立的異步復(fù)位和預(yù)置
- 注冊或極性組合
- 全功能和參數(shù)兼容性
PAL20RA10
所有寄存器的復(fù)位•預(yù)緊和動力
- 100％的功能可測性
•應(yīng)用范圍包括：
- 狀態(tài)機(jī)控制
- 標(biāo)準(zhǔn)邏輯綜合
- 多個時鐘的邏輯設(shè)計
•電子簽名鑒定

描述
的GAL20RA10結(jié)合了高性能的CMOS工藝
（E2），電可擦除浮柵技術(shù)提供
在PLD市場提供的最高速度性能。格子
安森美半導(dǎo)體的E2CMOS電路實現(xiàn)低功耗水平
國際刑事法院75毫安典型代表大幅節(jié)省電力
比雙極同行時。 E2技術(shù)提供了高
速度（<100毫秒）擦除時間提供重新編程能力，
重新配置或測試快速，高效的設(shè)備。
通用架構(gòu)提供最大的設(shè)計靈活性
允許輸出邏輯宏單元（OLMC）進(jìn)行配置
用戶。 GAL20RA10是直接參數(shù)兼容CMOS
更換為PAL20RA10設(shè)備。
獨特的測試電路和可重新編程的細(xì)胞允許完成AC，
在制造過程中的直流，和功能測試。因此，萊迪思
安森美半導(dǎo)體提供100％的現(xiàn)場可編程和功能
所有的GAL產(chǎn)品。此外，100擦除/寫周期和
在超過20年的數(shù)據(jù)保留規(guī)定